<?xml version="1.0" encoding="gbk"?>
<rss version="2.0">
  <channel>
    <title>022天津同城交友网 - 奥迪日志小说</title>
    <link>http://www.btlz.cn/forum-40-1.html</link>
    <description>Latest 20 threads of 奥迪日志小说</description>
    <copyright>Copyright(C) 022天津同城交友网</copyright>
    <generator>Discuz! Board by Comsenz Inc.</generator>
    <lastBuildDate>Sun, 10 May 2026 16:29:05 +0000</lastBuildDate>
    <ttl>60</ttl>
    <image>
      <url>http://www.btlz.cn/static/image/common/logo_88_31.gif</url>
      <title>022天津同城交友网</title>
      <link>http://www.btlz.cn/</link>
    </image>
    <item>
      <title>VCS编译XILINX的IP库：Error-[URMI] Unresolved modules</title>
      <link>http://www.btlz.cn/thread-32652-1-1.html</link>
      <description><![CDATA[文章简介：./../../../mig_7series_0_ex.srcs/sou\&quot;BUFGclk_ref_300_400_en.clk_ref_400.



大家好！

Vivado调用VCS仿真的时候出现许多类似的Error，麻煩大家帮忙看看。

Error- Unresolved modules
./../../../mig_7series_0_ex.srcs/sources_1/ip/mig_7 ...]]></description>
      <category>奥迪日志小说</category>
      <author>彩虹网</author>
      <pubDate>Tue, 07 Apr 2020 10:53:14 +0000</pubDate>
    </item>
    <item>
      <title>求助大神UVM验证问题</title>
      <link>http://www.btlz.cn/thread-32651-1-1.html</link>
      <description><![CDATA[文章简介：本人小白，刚自学UVM不到一个月，看的是张强的《UVM实战》。现在有个比



本人小白，刚自学UVM不到一个月，看的是张强的《UVM實战》。现在有个比较大的工程，行为级和门级代码。我想用行为级作为参考模型，但是该文件是verilog写的，有个老师说不能 ...]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:53:08 +0000</pubDate>
    </item>
    <item>
      <title>verilog(or SV)在run simulation时，可以拜候到系統的物理内存里面的數据嗎？</title>
      <link>http://www.btlz.cn/thread-32650-1-1.html</link>
      <description><![CDATA[文章简介：verilog(orSV)在runsimulation时，有没有任何的方




Hi:

请教一个问题：
   verilog(or SV)在run simulation时，有没有任何的方法，让我的test bench 可以访問到系统的物理内存（计算机内存条里面的数据）里面的数据？



谢谢]]></description>
      <category>奥迪日志小说</category>
      <author>普通</author>
      <pubDate>Tue, 07 Apr 2020 10:53:05 +0000</pubDate>
    </item>
    <item>
      <title>gate level simulation 到底有什么用</title>
      <link>http://www.btlz.cn/thread-32649-1-1.html</link>
      <description><![CDATA[文章简介：以前我觉得gatelevelsim没有用，现在发现在复杂的设计中，如果S



以前我觉得gate level sim没有用，现在發现在复雜的设計中，如果 STA的约束写得不好，根本不会报错，gate level sim 也会在这一层上提供一種检查机制。

以前觉得就是检查x propog ...]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:52:57 +0000</pubDate>
    </item>
    <item>
      <title>求教trim电路的布局</title>
      <link>http://www.btlz.cn/thread-32648-1-1.html</link>
      <description><![CDATA[文章简介：芯片测试修正基准电压时往往需要通过trim来修正基准电压，烧调的介质是m



芯片测试修正基准电压时往往需要通过trim来修正基准电压，烧调的介质是metal，一种是将metal烧断使短路的电阻接进电路，一种是将电阻短路来达到目的，对于后者一般是用什么 ...]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:52:51 +0000</pubDate>
    </item>
    <item>
      <title>SV里inout类型在clocking block中的延遲是怎么算的</title>
      <link>http://www.btlz.cn/thread-32647-1-1.html</link>
      <description><![CDATA[文章简介：input默认是-1个step，output默认是0step，那inou



input默认是-1个step，output默认是0step，那inout的延迟默认是啥？我在VCS MX 2014.03里做一些pdf上自带的例子，遇到有一种情况，就是它定义了个interface，里面有clocking block，有些信号是ino ...]]></description>
      <category>奥迪日志小说</category>
      <author>在无忧</author>
      <pubDate>Tue, 07 Apr 2020 10:52:47 +0000</pubDate>
    </item>
    <item>
      <title>uvm_config_db和foreach配置virtual interface</title>
      <link>http://www.btlz.cn/thread-32646-1-1.html</link>
      <description><![CDATA[文章简介：需要用uvm_config_db来set一组virtualinterfauvm_config_db#(virtualmy_if)::set(nu



需要用uvm_config_db来set一组virtual interface组vif[50]，想偷懒使用foreach来写，如下所示：foreach(vif) begin
   uvm_config_db#(virtual my_if)::set(nul ...]]></description>
      <category>奥迪日志小说</category>
      <author>彩虹网</author>
      <pubDate>Tue, 07 Apr 2020 10:52:36 +0000</pubDate>
    </item>
    <item>
      <title>求问一个笔试题</title>
      <link>http://www.btlz.cn/thread-32645-1-1.html</link>
      <description><![CDATA[求问这个题目的实现方法，多谢]]></description>
      <category>奥迪日志小说</category>
      <author>普通</author>
      <pubDate>Tue, 07 Apr 2020 10:52:29 +0000</pubDate>
    </item>
    <item>
      <title>有大神知道要怎么画process-voltage-temperature（pvt）仿真成果图吗</title>
      <link>http://www.btlz.cn/thread-32644-1-1.html</link>
      <description><![CDATA[文章简介：如贴，本人用脚本跑完process、voltage、temperatur



如贴，本人用脚本跑完process、voltage、temperature，大神们，你们一般用什么软件画PVT图，就是横坐标显示工藝、电压、溫度的交叉组合，纵坐标为某一所需参数。]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:52:25 +0000</pubDate>
    </item>
    <item>
      <title>VCS怎樣增加UVM库，并编译。</title>
      <link>http://www.btlz.cn/thread-32643-1-1.html</link>
      <description><![CDATA[文章简介：下载了uvm-1.1d.tar.gz,并解压在当前文件夹内。在.bshr



下载了uvm-1.1d.tar.gz,并解压在当前文件夹内。在.bshrc文件中添加export UVM_HOME=/home/IC/software/uvm1.1d/uvm-1.1d
makefile为以下，
comp:
        vcs -sverilog   \\
        +in ...]]></description>
      <category>奥迪日志小说</category>
      <author>常欢</author>
      <pubDate>Tue, 07 Apr 2020 10:52:19 +0000</pubDate>
    </item>
    <item>
      <title>用irun来仿真systemVerilog</title>
      <link>http://www.btlz.cn/thread-32642-1-1.html</link>
      <description><![CDATA[文章简介：刚开始学习systemverilog，写了一个断言的小例子，但是用iru



刚开始学習systemverilog，写了一个断言的小例子，但是用irun来仿真systemVerilog时報错了！说用systemVerilog写的module不能被instance！该怎么办呢？求各位大神指点呀！]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:52:11 +0000</pubDate>
    </item>
    <item>
      <title>请问synopsys VCS是怎么启动的呢？</title>
      <link>http://www.btlz.cn/thread-32641-1-1.html</link>
      <description><![CDATA[文章简介：.bashrc文件我是这么修改的，不知道“aliasvcs=vcs”这样aliaslmlis=\'/usr/synopsys/10.9.3/linexportLM_LICENSE_FILE=$LM_LICENSE_FI



.bashrc文件我是這么修改的，不知道“alias vcs=vcs”這样写对不对，在终端里输入vcs好像也没反应，我是第一次 ...]]></description>
      <category>奥迪日志小说</category>
      <author>彩虹网</author>
      <pubDate>Tue, 07 Apr 2020 10:52:04 +0000</pubDate>
    </item>
    <item>
      <title>UVM 寄存器后门读错误。</title>
      <link>http://www.btlz.cn/thread-32640-1-1.html</link>
      <description><![CDATA[文章简介：`uvm_info(get_name(),$psprintf(\&quot;[REG#UVM_INFO/.../axi_reg_mirror_collect



我已经设置寄存器后门路径，但每次读的时候都是返回0. 不知道问题出在哪里？见下面代码。

PINGPONG_1.configure(this, null, \&quot;pingpong_reg.q[0]\&quot;);
ENCSYS_1.conf ...]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:51:56 +0000</pubDate>
    </item>
    <item>
      <title>Cisco ASIC verfication 招聘</title>
      <link>http://www.btlz.cn/thread-32639-1-1.html</link>
      <description><![CDATA[虚的描述就不说了，主要技能要求如下：
1. 工作5年左右，年限高点更好，不招junior岗位
2. uvm是主要的技能要求，必须熟練，编程语言主要为systemverilog 
3. 工作环境为linux，linux的基本操作要熟悉，基本的脚本编程
4. 邮件和会议都是全英文的，基本的书写和开口 ...]]></description>
      <category>奥迪日志小说</category>
      <author>彩虹网</author>
      <pubDate>Tue, 07 Apr 2020 10:51:50 +0000</pubDate>
    </item>
    <item>
      <title>interface with clocking block</title>
      <link>http://www.btlz.cn/thread-32638-1-1.html</link>
      <description><![CDATA[system verilog 提供了这个功能。
如果有master，slave，但clock都是从testbench驱动的，應該挺好用。
但是，如果是一个vip驱动clock，就麻烦了。有什么解决方法吗？]]></description>
      <category>奥迪日志小说</category>
      <author>彩虹网</author>
      <pubDate>Tue, 07 Apr 2020 10:51:44 +0000</pubDate>
    </item>
    <item>
      <title>使用open access databese的ic设计软件会给每个view保留一个.oa文件，怎么讀取呢？</title>
      <link>http://www.btlz.cn/thread-32637-1-1.html</link>
      <description><![CDATA[文章简介：想从.oa文件中获取设计信息（就像从.gds文件中获取一样），找到Si2



想从.oa文件中获取设计信息（就像从.gds文件中获取一样），找到Si2 OpenAccess API Tutorial这本书，但是讲的很多很深，有没有前辈举个简单的例子给我指导一下]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:51:37 +0000</pubDate>
    </item>
    <item>
      <title>在questasim中使用vmm方法</title>
      <link>http://www.btlz.cn/thread-32636-1-1.html</link>
      <description><![CDATA[以为vmm例子中data_marcos为例，这个例子比较简单，只有一个test.sv文件
这个例子在vmm库中的路径
/sv/examples/stb_lib/data_marcos
本人使用的工作环境，XP系统，questasim6.5d vmm库为在ovmworld下载的vmm-1.1.1a
使用脚步的方法跑的程序
需要编写以下两个文件 ...]]></description>
      <category>奥迪日志小说</category>
      <author>常欢</author>
      <pubDate>Tue, 07 Apr 2020 10:51:32 +0000</pubDate>
    </item>
    <item>
      <title>Sigma Delta ADC 特性驗證 ENOB NFB</title>
      <link>http://www.btlz.cn/thread-32635-1-1.html</link>
      <description><![CDATA[大家好!想請問一個問題，關於24-bit Sigma Delta ADC ENOB 與NFB 的計算。我有在網路上找到公式為:

    



我要量測的IC 為24bit 其中最高位元為符號位元，由7FFFFFH ~800000H。
請問公式上所說的scale是怎樣定義的。還有FSR的定義是什麼??

或者有前輩可以 ...]]></description>
      <category>奥迪日志小说</category>
      <author>开心青年</author>
      <pubDate>Tue, 07 Apr 2020 10:51:25 +0000</pubDate>
    </item>
    <item>
      <title>analysis_port实例化疑问</title>
      <link>http://www.btlz.cn/thread-32634-1-1.html</link>
      <description><![CDATA[图上那个ap端口没有实例化就调用了write函数。可是有的地方实例化后才調用write。有点糊涂了，端口的实例化在什么情况下可以省去呢？
ttttt.png]]></description>
      <category>奥迪日志小说</category>
      <author>彩虹网</author>
      <pubDate>Tue, 07 Apr 2020 10:51:13 +0000</pubDate>
    </item>
    <item>
      <title>请教一个关于chartered 0.35um工藝lvs的问题</title>
      <link>http://www.btlz.cn/thread-32633-1-1.html</link>
      <description><![CDATA[chartered 0.35um工艺的LVS文件中写了这么一句
ATTACH M3TXT  m3_nodev
请问这句话是什么意思？谢谢]]></description>
      <category>奥迪日志小说</category>
      <author>在无忧</author>
      <pubDate>Tue, 07 Apr 2020 10:51:06 +0000</pubDate>
    </item>
  </channel>
</rss>