UVM sequence中如何插入复位

开心青年

    文章简介：使用uvm_test_top.rst_或者top_module_name





現需要在sequence中间再插入复位（该复位信号在UVM驗证顶层中做过初始化），请问该如何描述？
使用uvm_test_top.rst_ 或者top_module_name.rst_(rst_在顶层定义为reg型)对它复位为0再置位为1，仿真器会报“illegal location for a hierarchical name (in a package)”，不知道正确写法是怎样的？
多谢了先！